Équipe : CIAN - Circuits Intégrés Numériques et Analogiques

Axes : ASN (👥👥), SSR (👥👥), AID (👥).

Responsable :

Haralampos Stratigopoulos Campus Pierre et Marie Curie 24-25/402

Effectif

Dix permanents, douze doctorants.

Présentation

L’équipe CIAN traite de nombreux aspects liés aux circuits et systèmes intégrés. Principalement, elle vise :

Le développement d’outils de CAO pour la conception de circuits en technologies CMOS sub-microniques ;
La conception de blocs réalisant l’interface entre la puce et le monde extérieur (communication RF, convertisseurs analogiques-numériques, alimentation, génération d’horloge) ;
Les accélérateurs d’IA et les architectures neuromorphiques ;
L’adéquation algorithme-architecture ;
Les dispositifs de protection matérielle ;
La sûreté de fonctionnement.

L’équipe participe activement au mouvement Open Hardware dans la microélectronique.

Auto-évaluation Archives Soutenances de thèse

Mots-clés

Sûreté de fonctionnement Informatique neuromorphique Récupération d'énergie Conception Sécurité matérielle

Quatre invités ces 12 derniers mois

Staf VERHAEGEN, Gabriel GOUVINE, Gabriel ROCHEROLLE, Grecia MONTOYA.

Sélection de publications

R. Iskander, M.‑M. Louërat, A. Kaiser : “Hierarchical sizing and biasing of analog firm intellectual properties” Integration, the VLSI Journal, vol. 46 (2), pp. 172-188, (Elsevier)[Iskander 2013]
A. Lévêque, F. Pêcheux, M.‑M. Louërat, H. Aboushady, F. Cenni, S. Scotti, A. Massouri, L. Clavier : “Holistic Modeling of Embedded Systems with Multi-Discipline Feedback: Application to a Precollision Mitigation Braking System” Design, Automation and Test in Europe (DATE'12), Dresden, Germany, pp. 739-744, (EDAA Publishing)[Lévêque 2012]
D. Galayko, Ph. Basset : “A General Analytical Tool for the Design of Vibration Energy Harvesters (VEHs) Based on the Mechanical Impedance Concept” IEEE Transactions on Circuits and Systems Part 1 Fundamental Theory and Applications, vol. 58 (2), pp. 299-311, (Institute of Electrical and Electronics Engineers (IEEE))[Galayko 2011a]
Ah. Ashry, H. Aboushady : “Simple architecture for subsampling LC-based ΣΔ modulators” Electronics Letters, vol. 46 (18), pp. 1263-1264, (IET)[Ashry 2010f]
S. Belloeil, R. Chotin‑Avot, H. Mehrez : “Exploring redundant arithmetics in computer-aided design of arithmetic datapaths” Integration, the VLSI Journal, vol. 46 (2), pp. 104-118, (Elsevier)[Belloeil 2013]
U. Farooq, Z. Marrakchi, H. Mehrez : “Tree Based Heterogeneous FPGA Architectures, Application Specific Exploration and Optimization” (Springer), (ISBN: 978-1-4614-3593-8)[Farooq 2012b]
H. Parvez, H. Mehrez : “Application-Specific Mesh-based Heterogeneous FPGA Architectures” vol. 202, (Springer), (ISBN: 978-1-4419-7927-8)[Parvez 2011a]
F. Anceau, Y. Bonnassieux : “Conception de circuits VLSI. Du composant au système” 315 pages, (Dunod), (ISBN: 978-2-10-050036-9)[Anceau 2007b]
Ah. Ashry, H. Aboushady : “A 3.6GS/s, 15mW, 50dB SNDR, 28MHz bandwidth RF ΣΔ ADC with a FoM of 1pJ/bit in 130nm CMOS” CICC 2011 - Custom Integrated Circuits Conference, San Jose, CA, United States, pp. 1-4, (IEEE)[Ashry 2011a]
J.‑M. Akre, J. Juillard, D. Galayko, E. Colinet : “Synchronization Analysis of Networks of Self-sampled All-Digital Phase-Locked Loops” IEEE Transactions on Circuits and Systems Part 1 Fundamental Theory and Applications, vol. 59 (4), pp. 708-720, (Institute of Electrical and Electronics Engineers (IEEE))[Akre 2012]

Toutes…