LIP6 » Recherche » Équipes » Systèmes Embarqués sur Puce » CIAN

Équipe : CIAN - Circuits Intégrés Numériques et Analogiques

Responsable : Habib Mehrez Campus Pierre et Marie Curie 24-25/310

Brève présentation

La thématique de recherche de l'équipe CIAN porte sur les méthodes de conception, et la conception elle-même, des composants numériques et analogiques pouvant être intégrés dans des systèmes sur puce (AMS SOC). Le problème est de concevoir des composants génériques qui puissent s'adapter à une large gamme d'applications. Les composants à réaliser diffèrent suivant la nature du signal à traiter : processeurs de traitement du signal (DSP), composants numériques ASIC et programmables (FPGA), circuits analogiques paramétrables suivant les spécifications et les technogies, composants RF multi-standards et l'horlogerie pour les SoC. Electroniciens et informaticiens formulent ensemble des solutions au problème de la réutilisation des composants matériels (IPs).
Les projets de recherche internes en cours sont : CORIOLIS, ARITHLIB, CAIRO+ et HODISS.

Circuits AMS, FPGA, ASIC, Full Custom, Interfaces RF, Circuits réutilisables, Intellectual Property (AMS IP), CAO pour VLSI, Interfaces Analogiques-Numériques (CAN et CNA), Horlogerie pour SOC.

Aucune manisfestation prévue actuellement.

Sélection de publications

R. Iskander, M.‑M. Louërat, A. Kaiser : “Hierarchical sizing and biasing of analog firm intellectual properties”, INTEGRATION, the VLSI journal, vol. 46 (2), pp. 172-188, (ISBN: 0167-9260) [Iskander 2013b]
A. Lévêque, F. Pêcheux, M.‑M. Louërat, H. Aboushady, F. Cenni, S. Scotti, A. Massouri, L. Clavier : “Holistic Modeling of Embedded Systems with Multi-Discipline Feedback: Application to a Precollision Mitigation Braking System”, Design, Automation and Test in Europe (DATE'12), Dresden, Germany, pp. 739-744, (EDAA Publishing), (ISBN: 978-3-9810801-8-6) [Lévêque 2012]
D. Galayko, Ph. Basset : “A General Analytical Tool for the Design of Vibration Energy Harvesters (VEHs) Based on the Mechanical Impedance Concept”, IEEE Transactions on Circuits and Systems Part 1 Fundamental Theory and Applications, vol. 58 (2), pp. 299-311, (ISBN: 1549-8328) [Galayko 2011a]
Ah. Ashry, H. Aboushady : “Simple Architecture for Subsampling LC-based ΣΔ Modulators”, Electronics Letters, vol. 46 (18), pp. 1263-1264 [Ashry 2010f]
S. Belloeil, R. Chotin‑Avot, H. Mehrez : “Exploring redundant arithmetics in computer-aided design of arithmetic datapaths”, Integration, the VLSI Journal, vol. 46 (2), pp. 104-118, (ISBN: 0167-9260) [Belloeil 2013]
U. Farooq, Z. Marrakchi, H. Mehrez : “Tree Based Heterogeneous FPGA Architectures, Application Specific Exploration and Optimization”, (Springer), (ISBN: 978-1-4614-3593-8) [Farooq 2012b]
H. Parvez, H. Mehrez : “Application-Specific Mesh-based Heterogeneous FPGA Architectures”, vol. 202, (Springer), (ISBN: 978-1-4419-7927-8) [Parvez 2011a]
F. Anceau, Y. Bonnassieux : “Conception de circuits VLSI. Du composant au système”, 315 pages, (Dunod), (ISBN: 978-2-10-050036-9) [Anceau 2007b]
Ah. Ashry, H. Aboushady : “A 3.6GS/s, 15mW, 50dB SNDR, 28MHz bandwidth RF ΣΔ ADC with a FoM of 1pJ/bit in 130nm CMOS”, CICC 2011 - Custom Integrated Circuits Conference, San Jose, CA, USA, pp. 1-4, (IEEE) [Ashry 2011a]
J.‑M. Akré, J. Juillard, D. Galayko, É. Colinet : “Synchronization Analysis of Networks of Self-Sampled All-Digital Phase-Locked Loops”, IEEE Transactions on Circuits and Systems Part 1 Fundamental Theory and Applications, vol. 59 (4), pp. 708-720, (ISBN: 1549-8328) [Akré 2012]

Toutes…