LIP6 2000/026
- Thèse
Simulation de Fautes et Optimisation des Tests de Production pour les Circuits Analogiques avec prise en compte des Tolérances - A. Khouas
- 173 pages - 14/09/2000- document en - http://www.lip6.fr/lip6/reports/2000/lip6.2000.026.ps.gz - 415 Ko
- Contact : Abdelhakim.Khouas (at) nulllip6.fr
- Ancien Thème : ASIM
- Mots clés : VLSI, Test Analogique, Détection de Fautes, Simulation de Fautes, ATPG, Optimisation, Test de Production
- Directeur de la publication : Francois.Dromard (at) nulllip6.fr
Face aux progrès accomplis dans le domaine de l'intégration des circuits intégrés (VLSI), les circuits analogiques deviennent plus complexes et plus difficiles à tester, ce qui nécessite de disposer d'outils automatiques pour leur test et leur diagnostic. Cette thèse présente une nouvelle méthodologie pour la simulation de fautes et l'optimisation automatique des tests de production pour les circuits intégrés analogiques en tenant compte des variations des paramètres des circuits dues aux fluctuations du processus technologique de fabrication des circuits intégrés. Le simulateur de fautes est un outil indispensable au développement de toute stratégie de test, il permet de valider les techniques de conception en vue du test (DFT), et de réduire les coûts des tests de production. Les deux caractéristiques importantes d'un simulateur de fautes sont : précision et rapidité. Pour répondre à l'exigence de précision dans le monde analogique où les valeurs sont imprécises et avec tolérances, nous avons défini une fonction de probabilité de détection de fautes (PDF) qui permet de quantifier le degré de détection possible d'une faute donnée. Pour la rapidité, nous avons proposé un nouvel algorithme qui utilise des tests d'arrêt pour réduire le temps de simulation de fautes. Pour les circuits analogiques, les tests dépendent de la nature du circuit à tester. Il est donc impossible de développer un générateur automatique de vecteurs de test pour tous les types de circuits. C'est pourquoi nous avons abordé le problème de l'optimisation automatique d'ensembles de tests pré-existants. Afin de tenir compte des fluctuations du processus de fabrication, une méthode d'optimisation des tests de production basée sur la fonction de probabilité de détection de fautes a été présentée. Un prototype d'outil de simulation de fautes et d'optimisation automatique des tests de production a été développé pour valider notre approche ; celui-ci utilise le simulateur électrique ELDO. Ce prototype nous a permis de valider, sur plusieurs circuits, notre méthode basée sur les probabilités de détection de fautes, et les résultats de performance obtenus sont très encourageants.