BOURGUET Vincent
Supervision : Marie-Minerve LOUĂ‹RAT
Co-supervision : GREINER Alain
Conception d'une bibliothèque de composants analogiques pour la synthèse orientée Layout
Les technologies actuelles permettent d'intégrer des systèmes complexes sur une seule puce et on parle alors de SoC (System-on-Chip). La complexité de ces systèmes incite à baser leur conception sur des blocs préexistants et réutilisables, appelés IP (Intellectual Property).
Pour les blocs numériques, la synthèse automatisée et donc la réutilisation, sont relativement bien maîtrisées. Cette synthèse s'appuie sur un IP logiciel qui est une description du fonctionnement dans un langage tel que VHDL , et sur une bibliothèque de cellules standard spécifiques à une technologie.
En revanche, le grand nombre de performances qui caractérisent un bloc analogique rend la description formelle de son fonctionnement extrêmement difficile. C'est pourquoi un IP analogique est généralement un dessin des masques complètement caractérisé, spécifique à une technologie et dont la
réutilisation n'est possible que dans des contextes très similaires. On parle d'IP matériel.
Le projet CAIRO+ mené au LIP6 cherche à élever le niveau d'abstraction des IP analogiques afin de favoriser leur réutilisation. Il s'inspire pour cela du flot de synthèse utilisé en numérique qui s'appuie sur un langage de description et une bibliothèque de cellules standard. Le langage CAIRO+ permet au concepteur d'exprimer son expertise et de formaliser ses compromis de conception, tandis que les cellules de la bibliothèque CAIRO+ sont des générateurs capables de produire un dessin des masques pour différents jeux de spécifications et pour différents procédés de fabrication.
Cette thèse s'est intéressée à la conception des générateurs de base de CAIRO+ et a porté particulièrement sur les problèmes liés à la génération du dessin des masques, capitale en analogique. Elle a conduit à :
-- La définition d'une méthodologie de conception d'un générateur de base.
-- La réalisation d'une bibliothèque de générateurs de base s'intégrant dans
une large gamme d'applications.
Les générateurs réalisés ont été validés sur différentes applications, et ont notamment permis la fabrication d'un circuit de mesure d'appariement de capacités chez STMicroelectronics à Crolles.
Defence : 11/14/2007
Jury members :
BARTHELEMY Hervé (Rapporteur)
TOMAS Jean (Rapporteur)
DESSOUKY Mohamed (Examinateur)
FREIRE Raimundo (Examinateur)
GARDA Patrick (Examinateur)
GREINER Alain (Directeur de Thèse)
LOUËRAT Marie-Minerve (Co-Directrice de Thèse)
2002-2007 Publications
-
2007
- V. Bourguet : “Conception d’une bibliothèque de composants analogiques pour la synthèse orientĂ©e Layout”, thesis, phd defence 11/14/2007, supervision LouĂ«rat, Marie-Minerve, co-supervision : Greiner, Alain (2007)
-
2006
- R. Iskander, P. Nguyen‑Tuong, L. De Lamarre, V. Bourguet, M.‑M. LouĂ«rat, A. Greiner : “Automated Hierarchical Knowledge-Based Synthesis for Analog Cells using CAIRO+”, Design Automation and Test in Europe Conference (DATE'2006), Munich, Germany (2006)
-
2005
- D. Khalil, M. Dessouky, V. Bourguet, M.‑M. Rosset‑LouĂ«rat, A. Cathelin, H. Ragai : “Evaluation of Capacitor Ratios in Automated Accurate Common-Centroid Capacitor Arrays”, ISQED 2005 - 6th International Symposium on Quality of Electronic Design, San Jose, California, United States, pp. 143-147, (IEEE) (2005)
-
2004
- V. Bourguet, L. De Lamarre, M.‑M. Rosset‑LouĂ«rat : “Analog IC Design with a Library of Parameterized Device Generators”, DCIS International Conference on Design of Circuits and Integrated Systems, Bordeaux, France, pp. 739-744 (2004)
- P. Nguyen‑Tuong, V. Bourguet, L. De Lamarre, M.‑M. Rosset‑LouĂ«rat, A. Greiner : “A Language to Design Generators of Analog Functions”, FDL 2004 - Forum on Specification & Design Languages, Lille, France, pp. 30-31 (2004)
- D. Khalil, M. Dessouky, V. Bourguet, M.‑M. Rosset‑LouĂ«rat, A. Cathelin, H. Ragai : “Compensated Layout for Automated Accurate Common-Centroid Capacitor Arrays”, ICEEC 2004 - International Conference on Electrical Electronic and Computer Engineering, Cairo, Egypt, pp. 481-484 (2004)
- V. Bourguet, L. De Lamarre, M.‑M. Rosset‑LouĂ«rat : “A Layout-Educated Analog Design Flow”, MWSCAS 2004 - 47th Midwest Symposium on Circuits and Systems, Hiroshima, Japan, pp. 432-488 (2004)
-
2002
- V. Bourguet, M.‑M. LouĂ«rat, A. Greiner : “Composants analogiques dĂ©formables pour CAIRO+”, Troisième colloque du GDR CAO de circuits et systèmes intĂ©grĂ©s, Paris, France, pp. 25-28 (2002)