LIP6 CNRS Sorbonne Université Tremplin Carnot Interfaces
Direct Link LIP6 » Actualité » Doctorants

PANGRACIOUS Vinod

Docteur
Équipe : CIAN
Date de départ : 24/11/2014
Direction de recherche : Habib MEHREZ
Co-encadrement : MARRAKCHI Zied

Haute Performance tridimensionnelle a base de FPGA Arborescents Architecture a l'aide de la technologie 3D processus

Les FPGAs (Field Programmable Gate Arrays) sont aujourd'hui des acteurs fondamentaux dans le domaine des calculateurs qui était auparavant dominé par les microprocesseurs et les ASICs. Le principal enjeu de la conception de FPGA est de trouver le bon compromis entre les performances et la flexibilité. Les caractéristiques d'un FPGA dépendent de trois facteurs : la qualité de l'architecture, la qualité des outils permettant d'implanter l'application sur le FPGA et la technologie utilisée. Le but de cette thèse est de proposer une méthodologie de conception pour la réalisation physique de FPGA en technologie 3 dimensions (3D) ainsi que les outils d'exploration architecturale pour l'empilement en 3D du FPGA arborescent en d'améliorant ses performances en terme de surface, densité, consommation et vitesse.
La première partie du manuscrit étudie les différentes variantes des architectures 2D du FPGA arborescent et l'impact de la migration vers la technologie 3D sur leur topologie. Nous présentons de nombreuses études montrant les caractéristiques des réseaux d'interconnexion arborescents, comment ils se comportent en terme de surface et performances et comment ils tiennent compte des particularités de l'application. Malheureusement, nous n'avons jamais vu d'avancées en ce qui concerne l'optimisation de telles topologies en d'exploiter leur avantage en terme de surface et consommation, ou encore résolvant le problème de longueur des fils qui entrave leurs performances. Tout au long de ce travail, nous avons compris qu'il ne serait pas possible d'optimiser la vitesse sans s'attaquer à la structure même du réseau d'interconnexion arborescent pour l'exploiter à nouveau grâce à la technologie 3D. Ce type de technologie peut réduire les problèmes de délai du réseau d'interconnexion en offrant davantage de flexibilité à la conception, au placement et au routage. Un ensemble d'outil d'exploration d'architectures 3D de FPGA a été développé pour valider les avancées en terme de performances et surface.
La seconde contribution de cette thèse est le développement d'une méthodologie de conception de circuits FPGA 3D ainsi que l'utilisation des outils de conception classiques (en 2D) pour la réalisation physique d'un FPGA arborescent 3D. Tout au long du processus de conception, nous avons té confrontés aux nombreux problèmes que rencontrent les concepteurs 3D en utilisant des outils qui ne sont pas connus pour leurs besoins. De plus, l'utilisation de la technologie 3D risque d'aggraver les performances thermiques. Nous examinons alors précisément l'évolution du comportement thermique lié à l'intégration 3D et nous montrons comment le contrôler en utilisant des techniques de conception tenant compte de la température.
Soutenance : 24/11/2014 - 10h30 - Site Jussieu 25-26/105
Membres du jury :
M. GOGNIAT Guy : Professeur, Université Bretagne-Sud [Rapporteur]
M. SASSATELLI Gilles : Maître de conférence (HDR), Université Montpellier [Rapporteur]
M. BELLEVILLE Marc : CEA/LETI
M. GREINER Alain : Professeur, LIP6
M. MEHREZ Habib : Professeur, LIP6
M. Marrakchi Zied: CTO FLEXRAS Technologies

Publications 2013-2016

 Mentions légales
Carte du site |