- Laboratoire d’informatique

Projets CIAN

Équipe : CIAN

ARCHitectures based on unconventional accelerators for dependable/energY efficienT AI Systems

Project Leader : Haralampos stratigopoulos

01/12/2024

Systèmes Bio-inspirés distribués de confiance : bases théoriques et mise en œuvre matérielle

Project Leader : Haralampos Stratigopoulos

01/10/2023

https://anr.fr/Project-ANR-23-CHR4-0004

https://anr.fr/Project-ANR-23-CHR4-0004

Trusted SMEs for Sustainable Growth of Europeans Economical Backbone to Strengthen the Digital Sovereignty

Project Leader : Haralampos Stratigopoulos

01/10/2023

https://cordis.europa.eu/project/id/101112282

https://cordis.europa.eu/project/id/101112282

A network of excellence for distributed, trustworthy, efficient and scalable AI at the Edge

Project Leader : Haralampos Stratigopoulos

01/09/2023

http://daiedge.eu

http://daiedge.eu

Compréhension et atténuation d’erreur dans les implémentations analogiques de réseaux de neurones sur silicium

Project Leader : Haralampos Stratigopoulos

01/10/2022

https://anr.fr/Projet-ANR-22-CE94-0002

https://anr.fr/Projet-ANR-22-CE94-0002

Récupération d'énergie mécanique proche des limites physiques par synthèse adiabatique de la dynamique électromécanique

C23/0800

Project Leader : Dimitri Galayko

01/10/2022

https://anr.fr/Projet-ANR-22-CE05-0014

https://anr.fr/Projet-ANR-22-CE05-0014

Architectures matérielles fiables pour l'Intelligence Artificielle de confiance

C22/0009

Project Leader : Haralampos Stratigopoulos

25/01/2022

https://anr.fr/Project-ANR-21-CE24-0015

https://anr.fr/Project-ANR-21-CE24-0015

CORIOLIS - Plate-forme pour la synthèse physique de circuits intégrés

Coriolis est une plate-forme logicielle pour la recherche d'algorithmes, le développement d'outils et l'évaluation de nouveaux flots de conception physique VLSI. Les procédés technologiques actuels, nanométriques, posent de nouveaux défis aux flots de CAO. Les recherches académiques concernent souvent la résolution de problèmes trop spécifiques, indépendemment d'autres algorithmes, faute de pouvoir inter-opérer avec eux. Or il est capital de pouvoir évaluer les interactions entre les différents outils au sein d'un flot complet de conception. La plate-frome CORIOLIS, conçue en C++, est faite pour permettre l'inter-opérabilité des différents briques logicielles qui l'utilisent. Elle propose actuellement dessolutions aux problèmes de partitionnement, de placement et routage de circuits numériques, en technologie nanométrique.

Project Leader : Jean-Paul CHAPUT

01/01/2004

https://www.lip6.fr/coriolis

https://www.lip6.fr/coriolis

CAIRO - Circuits Analogiques Intégrés Réutilisables et Optimisés

L'objectif du projet CAIRO est de développer des méthodes et des outils autorisant une réutilisation des cellules analogiques et une capitalisation de connaissances du concepteur sous forme des cellules IP (Intellectual Property) portables d’une technologie à l'autre et d’un jeu de spécifications à l'autre. Le langage CAIRO+, ensemble de fonctions C++, est un langage de création d’IP analogiques permettant de structurer, de formaliser et d’automatiser en grande partie le flot de conception analogique. Il est utilisé pour créer une procédure appelée «générateur» pour une cellule analogique. A l'étape actuelle d'avancement du projet, la structure électrique de la cellule (i.e. le schéma électrique non dimensionné) est figée par le concepteur. Le générateur doit permettre un dimensionnement des composants de la cellule (définition de la taille des transistors, des capacités etc.) et de synthétiser le layout – le tout en fonction des spécifications de la cellule et des paramètres technologiques. L'écriture du générateur de la cellule est à la charge du concepteur, notamment, la partie qui concerne le dimensionnement électrique du circuit. Un des points forts du langage CAIRO+ est, sans doute, la possibilité de synthétiser le layout d'une manière quasi-automatique, à partir du schéma électrique dimensionné – la fonction de génération du layout fait partie des modules «natifs» du langage. De plus, le dimensionnement électrique peut prendre en compte les éléments parasites du layout (nous disons «peut», car tout dépend de la volonté du concepteur qui définit la procédure de dimensionnement). Dans ce cas, plusieurs cycles «dimensionnement de la cellule – synthèse du layout» peuvent être nécessaires. Un des pôles d'intérêt de ce groupe est la conception de modulateurs sigma-delta temps continu. Dans cette activité nous nous attachons à capitaliser l’effort de conception en développant des méthodes et des outils permettant une réutilisation des résultats. La structure complexe des modulateurs, incluant un grand nombre de cellules de fonctionnalité identique mais de spécifications différentes (telles que GmC, amplificateurs), offre un contexte approprié pour l’application de la méthodologie implémentée dans CAIRO+.

Project Leader : Marie-Minerve LOUËRAT

01/01/2004