Forschungsleitung (Direction de recherche) : Alain GREINER

Intégration d'un micro-réseau à commutation de paquets dans un système multiprocesseur à mémoire partagée intégré sur puce

Ce travail de recherche dans le domaine des réseaux sur puce ("Network On-chip") porte sur l'évaluation des performances d'un système de communications parallèles et simultanées face une architecture traditionnelle à base de bus. Le besoin d'accélération du transfert des informations sur les systèmes sur puce nous a conduit à implanter le micro-réseau réseau d'interconnexion à commutation de paquets SPIN (Scalable Programmable Integrated Network) développé au au laboratoire LIP6/ASIM de l'université Pierre et Marie Curie, et à comparer ses performances avec un système organisé autour d'un Pi-Bus traditionnel. La technologie développée fournit un mécanisme de communication général entre les différents composants connectés dans le système, avec, en plus, une bande passante qui croit linéairement en fonction du nombre de processeurs intégrés. Des solutions ont également été apportées afin de résoudre des problèmes d'inter-blocages et faciliter la mise au point de réseaux SPIN de grande taille (jusqu'à 256 abonnés).

Publikationen 2002-2005

• 2005
  • H. Charlery : “Intégration d’un micro-réseau à commutation de paquets dans un système multiprocesseur à mémoire partagée intégré sur puce”, these, verteidigung einer doktorarbeit 09.12.2005, forschungsleitung (direction de recherche) Greiner, Alain (2005)
• 2004
  • H. Charlery, A. Greiner, E. Encrenaz, L. Mortiez, A. Andriahantenaina : “Using VCI in a on-chip system around SPIN network”, MIXDES Mixed Design of Integrated Circuits and Systems, Szczecin, Poland, pp. 571-576 (2004)
• 2003
  • H. Charlery, E. Encrenaz, A. Greiner, A. Andriahantenaina, L. Mortiez : “SPIN, un micro-réseau d’interconnexion à commutation de paquets respectant la norme VCI. Concepts généraux et validation.”, Symposium en Architecture et Adequation Algorithme Architecture (SympAAA 2003), La Colle sur Loup, France, pp. 337-344 (2003)
  • A. Andriahantenaina, H. Charlery, A. Greiner, L. Mortiez, C. Zeferino : “SPIN: a Scalable, Packet Switched, On-Chip Micro-network”, Design Automation and Test in Europe Conference (DATE'2003) Embedded Software Forum, Munich, Germany, pp. 70-73, (IEEE) (2003)
• 2002
  • H. Charlery, A. Greiner : “Systèmes intégrés : un micro-réseau d’interconnexion à commutation de paquets respectant la norme VCI”, Troisième colloque du GDR CAO de circuits et systèmes intégrés, Paris, France, pp. 75-78 (2002)