Direction de recherche : Haralampos STRATIGOPOULOS, Marie-Minerve LOUËRAT

Conception en vue de la sécurité pour les circuits mixtes analogiques et numériques

Récemment, les coûts faramineux pour construire et entretenir une usine de fabrication de semi-conducteurs ont contraint de nombreuses entreprises à renoncer à avoir une usine de fabrication en propre. En externalisant la fabrication de circuits intégrés/propriété intellectuelle (CI/PI) à des sociétés tierces et souvent extraterritoriales, le procédé de fabrication a été confié à des sociétés potentiellement peu fiables. Il en résulte plusieurs menaces de sécurité pour l'industrie des semi-conducteurs, telles que la contrefaçon, la rétro-ingénierie et l'insertion de chevaux de Troie matériels (HT). Dans cette thèse, nous proposons une contre-mesure anti-piratage pour protéger les CI/PI analogiques et à signaux mixtes (AMS), une nouvelle attaque HT pour les CI/PI AMS et une nouvelle fonction physique non clonable (PUF).
La technique anti-piratage que nous proposons est basée sur le verrouillage des circuits analogiques configurables. Notre technique exploite le mécanisme de configuration intrinsèque du circuit pour y introduire une fonction verrouillage. Nous discutons de son implémentation et de ses capacités de résilience contre les attaques prévues, et nous la démontrons par une analyse en simulation et des mesures physiques d'un convertisseur analogique-numérique Sigma-Delta destiné à être utilisé dans des applications de récepteurs RF multistandard. L'attaque HT proposée pour les circuits analogiques exploite l'infrastructure de test. Le HT est introduit dans le sous-système numérique du système AMS et transfère sa charge utile au circuit analogique via le bus de test jusqu'à l'interface du circuit analogique à ce bus. Sa caractéristique principale est d'être invisible dans le domaine analogique. Le HT est démontré par deux études de cas. La première, en simulation, concerne un régulateur de tension (LDO) et la seconde, illustrée par des mesures en laboratoire, met en oeuvre un récepteur RF configurable. Cette thèse montre l'importance de nouvelles contre-mesures de sécurité et de confiance adaptées aux CI analogiques. La technique de verrouillage proposée prouve la faisabilité de sécurisation d'un grand nombre de CI analogiques sans affecter leur conception, ce qui est une exigence majeure des concepteurs pour adopter cette technique. L'attaque par HT proposée révèle la possibilité d'attaques HT de système sur puce, ou SoC, AMS. La fonction PUF proposée utilise un neurone à impulsions comme source d'entropie. Sa caractéristique principale est de n'utiliser qu'une seule cellule PUF et une redondance temporelle pour générer une clé arbitrairement longue, ce qui permet de réduire considérablement les coûts additionnels en surface et en énergie par rapport aux fonctions PUF traditionnelles, telles que les PUF à retard et à mémoire.

Publications 2020-2022

• 2022
  • M. Elshamy, G. Di Natale, A. Sayed, A. Pavlidis, M.‑M. Louërat, H. Aboushady, Haralampos‑G. Stratigopoulos : “Digital-to-Analog Hardware Trojan Attacks”, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 69 (2), pp. 573-586, (IEEE) (2022)
• 2021
  • M. Elshamy : “Design for security in mixed analog-digital integrated circuits”, thèse, soutenance 07/07/2021, direction de recherche Stratigopoulos, Haralampos Louërat, Marie-Minerve (2021)
  • M. Elshamy, A. Sayed, M.‑M. Louërat, H. Aboushady, Haralampos‑G. Stratigopoulos : “Locking by Untuning: A Lock-Less Approach for Analog and Mixed-Signal IC Security”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 29 (12), pp. 2130-2142, (IEEE) (2021)
  • M. Elshamy, Haralampos‑G. Stratigopoulos : “Neuron-PUF: Physical Unclonable Function Based on a Single Spiking Neuron”, 27^th IEEE International Symposium on On-Line Testing and Robust System Design, Virtual event, Italy, pp. 1-6, (IEEE) (2021)
  • J. Leonhard, M. Elshamy, M.‑M. Louërat, Haralampos‑G. Stratigopoulos : “Breaking Analog Biasing Locking Techniques via Re-Synthesis”, 26^th Asia and South Pacific Design Automation Conference (ASPDAC '21), Tokyo, Japan (2021)
• 2020
  • M. Elshamy, G. Di Natale, A. Pavlidis, M.‑M. Louërat, Haralampos‑G. Stratigopoulos : “Hardware Trojan Attacks in Analog/Mixed-Signal ICs via the Test Access Mechanism”, 2020 IEEE European Test Symposium (ETS), Tallinn, Estonia (2020)
  • M. Elshamy, A. Sayed, M.‑M. Louërat, A. Rhouni, H. Aboushady, Haralampos‑G. Stratigopoulos : “Securing Programmable Analog ICs Against Piracy”, 2020 Design, Automation & Test in Europe Conference & Exhibition (DATE), Grenoble, France (2020)