Direction de recherche : Lionel LACASSAGNE

Co-encadrement : ROUGERON Gilles

Parallélisation d’un code éléments finis spectraux. Application au contrôle non destructif par ultrasons

Le contrôle non destructif (CND) est un ensemble de méthodes fondamentales du processus industriel pour assurer la qualité des objets en détectant les défauts à l’intérieur des pièces. Afin de concevoir et de qualifier ces méthodes, le Département Imagerie et Simulation pour le Contrôle (DISC) du CEA propose la plateforme de simulation CIVA pour modéliser le CND avec différentes techniques, dont les ultrasons. Pour prendre en compte un large éventail de géométries de défaut avec un haut niveau de précision, le logiciel CIVA-SFEM basé sur la méthode des éléments finis spectraux d’ordre élevé (SFEM) a été développé. Le coût de calcul de cette méthode numérique constitue un frein à son utilisation industrielle.
Le sujet de cette thèse consiste à étudier diverses pistes pour optimiser le temps de calcul de la méthode SFEM. L’objectif est d’améliorer la performance en se basant sur des architectures facilement accessibles, à savoir des processeurs multicœurs SIMD et des processeurs graphiques. Les noyaux de calcul étant limités par les accès mémoire (signe d’une faible intensité arithmétique), la plupart des optimisations présentées visent la réduction et l’accélération des accès mémoire. Une indexation améliorée des matrices et vecteurs, une combinaison des transformations de boucles, un parallélisme de tâches (multithreading) et un parallélisme de données (instructions SIMD) sont les transformations visant l’utilisation optimale de la mémoire cache, l’utilisation intensive des registres et la parallélisation multicœur SIMD. Les résultats sont concluants : les optimisations proposées augmentent la performance (entre x6 et x11) et accélèrent le calcul (entre x9 et x16). L’implémentation codée explicitement avec des instructions SIMD est jusqu’à x4 plus performant que l’implémentation vectorisée. L’implémentation GPU est entre 2 et 3 fois plus rapide qu’en CPU, sachant qu’une connexion haut débit NVLink permettrait un meilleur masquage des transferts de mémoire.
Les transformations proposées par cette thèse composent une méthodologie pour optimiser des codes de calcul intensif sur des architectures courantes et pour tirer parti au maximum des possibilités offertes par le multithreading et les instructions SIMD.

Publications 2018-2019