LAO Eric

Docteur
Équipe : CIAN
Localisation : Campus Pierre et Marie Curie
    Sorbonne Université - LIP6
    Boîte courrier 169
    Couloir 24-25, Étage 3, Bureau 309
    4 place Jussieu
    75252 PARIS CEDEX 05
Tel: 01 44 27 65 91, Eric.Lao (at) nulllip6.fr
Direction de recherche : Marie-Minerve LOUËRAT

Placement et routage des circuits mixtes analogiques-numériques CMOS

Avec l'évolution des procédés technologiques d'intégration, le traitement numérique devient de plus en plus rapide tout en coûtant moins en surface et en consommation d'énergie. La diminution des dimensions est effectuée au détriment de la précision des blocs analogiques. L'idée est de bénéficier des performances offertes par les circuits numériques pour relâcher les spécifications des blocs analogiques et gagner ainsi globalement en surface et consommation. Or les concepteurs de circuits mixtes analogiques-numériques sont confrontés à une situation où ils doivent choisir entre un flot purement analogique et un flot purement numérique, chacun des deux ignorant l'autre.
Cette thèse propose un flot de conception mixte permettant d'unifier le flot de conception numérique et analogique dans la phase de conception du dessin des masques. Le flot de conception se divise entre trois parties majeures : une phase de placement, une phase de routage global et une phase de routage détaillé. Dans la phase de placement, le concepteur est amené à décrire un placement relatif de son circuit sous la forme d'un script permettant à notre outil de générer un ensemble de placements valides respectant les contraintes décrites par le concepteur. Le choix du placement est réalisé de manière interactive à travers une interface graphique permettant de visualiser ce choix. Par la suite, une phase de routage global détermine de manière grossière les chemins les plus courts permettant de joindre les connecteurs de chaque net. Ces chemins prennent en compte diverses contraintes du circuit telles que des obstacles ou des contraintes de symétrie. Une phase de routage détaillé vient ensuite compléter la construction et la résolution des problèmes de superposition des fils de routage.
Notre flot de conception est appliqué à des circuits analogiques et mixtes de tailles différentes. Les résultats présentés montrent une capacité à placer et router en un temps court tout en respectant les contraintes des concepteurs. Notre approche a pour objectif de faire appel aux concepteurs et à leurs expériences tout au long de la conception du dessin des masques dans le but de choisir les meilleures solutions de placement routage.
Soutenance : 14/09/2018 - 10h30 - Site Jussieu 25-26/105
Membres du jury :
BEN DHIA Sonia (INSA Toulouse) [Rapporteur]
COUSSY Philippe (Université Bretagne Sud) [Rapporteur]
ALLOATTI Luca (ETH Zurich)
FESQUET Laurent (Grenoble INP)
KOKABI Hamid (Sorbonne Université)
MEHREZ Habib (Sorbonne Université)
LOUERAT Marie-Minerve (CNRS/LIP6)
CHAPUT Jean-Paul (Sorbonne Université/LIP6)

Publications 2016-2018

 Mentions légales
Carte du site |