LAO Eric

Doctorant
Équipe : CIAN
Date d'arrivée : 01/12/2014
Localisation : Jussieu
    UPMC - LIP6
    Boîte courrier 169
    Couloir 24-25, Étage 3, Bureau 309
    4 place Jussieu
    75252 PARIS CEDEX 05
Tel: 01 44 27 65 91, Eric.Lao (at) nulllip6.fr
Direction de recherche : Marie-Minerve LOUËRAT

Environnement Intégré pour la conception de circuits mixtes CMOS

Comme les procédés technologiques d'intégration sur silicium évoluent en augmentant la finesse de gravure et la densité d'intégration, le traitement numérique est devenu plus rapide à moindre coût en surface et en consommation d'énergie. Cette diminution des dimensions est effectuée au détriment de la précision des blocs analogiques [1-3]. Or les usages (set-top box, automobile électrique, e-santé) demandent des convertisseurs analogiques-numériques (CAN) de plus en plus rapides et précis. Une approche intéressante est de compenser systématiquement les imprécisions des blocs analogiques par un traitement numérique. L'idée est de bénéficier des performances offertes par les circuits numériques pour relâcher les spécifications des blocs analogiques et gagner ainsi globalement en surface et consommation. Or les concepteurs de circuits mixtes analogiques-numériques sont confrontés à une situation où ils doivent choisir entre un flot purement analogique et un flot purement numérique, chacun des 2 ignorant l'autre. Un circuit analogique est représenté comme une boîte noire pour son circuit de compensation numérique. Les concepteurs ont complètement à leur charge de communiquer de façon ad-hoc des informations pertinentes entre les parties analogiques et numériques [4,5]. L'objectif de cette thèse est de définir un environnement de conception assistée unifié pour les blocs numériques et analogiques au niveau transistor, du point de vue netlist (dimensionnement électrique) et dessin des masques. Il s'agira d'offrir au concepteur un contrôle fin des phases de dimensionnement au niveau transistor, placement et routage tout en garantissant une automatisation partielle des tâches et une communication fluides des informations d'une part entre le dimensionnement électrique et le dessin des masques, et d'autre part entre les blocs analogiques et les blocs numériques. Nous étudierons en particulier un routeur analogique guidé par des directives du concepteur.

Publications 2016

  • 2016
    • E. Lao, M.‑M. Louërat, J.‑P. Chaput : “Semi-automated analog placement”, 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), Monte Carlo, Monaco, pp. 432-433 (2016)
    • E. Lao, M.‑M. Louërat, J.‑P. Chaput : “Semi-Automated Analog Placement based on Margin Tolerances”, The 20th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), Kyoto, Japan (2016)
 Mentions légales
Carte du site |