LIP6 CNRS Sorbonne Université Tremplin Carnot Interfaces
Direct Link LIP6 » Actualité » Doctorants
http://www-soc.lip6.fr/users/farakh.javid/

JAVID Farakh

Docteur
Équipe : CIAN
Date de départ : 04/10/2013
http://www-soc.lip6.fr/users/farakh.javid/
Direction de recherche : Habib MEHREZ
Co-encadrement : ISKANDER Ramy

Synthèse structurée des circuits analogiques intégrés capitalisant la connaissance du concepteur : vers une perspective industrielle

Poussée par la croissance rapide du marché de l’électronique grand public, la nécessité de réduire le temps de conception des systèmes sur puce (SoC) n’a jamais été aussi cruciale. Dans ce contexte, la conception de la partie analogique dans un SoC est encore majoritairement faite à la main, elle reste donc coûteuse en temps et implique une faible réutilisation de la conception, ce qui est incompatible avec la concurrence entre les entreprises de conception de circuits intégrés. Pour résoudre ce problème, la recherche universitaire a conduit aux méthodes de synthèse basées sur la simulation d’une part, et aux méthodes de synthèse basées sur la connaissance d’autre part. Sur la base de ces approches, des startups ont émergé pour fournir des outils de synthèse aux entreprises de conception de circuits intégrés. Cependant, l’utilisation des outils de synthèse analogique dans l’industrie reste limitée. Ceci est dû en partie à leur incompatibilité avec la tâche de conception analogique, qui se fonde principalement sur la connaissance du concepteur. Ainsi, une approche plus prometteuse réside dans les méthodologies d’assistance à la synthèse, qui prennent justement en compte la connaissance du concepteur. La connaissance du concepteur est en effet un moyen de réduire de façon significative l’espace de conception associé à un circuit analogique. De tels outils mettent donc en avant l’intérêt de capitaliser la connaissance du concepteur dans une base de données. En ce sens, la littérature rapporte des approches qui permettent d’exprimer l’expertise du concepteur sous la forme d’équations de conception, de règles ou de programmes. Les avantages de ces approches sont la liberté de conception offerte au concepteur, et la capacité de stocker ses connaissances pour réutilisation. Mais leur principal défaut est le temps relativement élevé de prise en main, et la complexité de la capture de la procédure de conception. De plus, les modèles de transistors simplifiés utilisés dans ces outils de synthèse ne correspondent pas aux modèles standards utilisés pour la vérification. Dans cette thèse, nous présentons une nouvelle méthodologie de conception qui aborde les problèmes ci-dessus pour accélérer la conception des circuits intégrés analogiques. La méthodologie tire parti des avantages des méthodes de conception basées sur la connaissance et la simulation, et s’appuie sur une nouvelle formalisation de la connaissance qui permet la réutilisation de la conception.
Soutenance : 04/10/2013 - 15h30 - TOUR 55/65 Salle211
Membres du jury :
M. Maher KAYAL, EPFL, Suisse [Rapporteur]
M. Robert SOBOT, Université de Western, Canada [Rapporteur]
M. Andreas KAISER, IEMN, France
Mme. Noëlle LEWIS, IMS, France
M. François DURBIN, CEA-DAM, France
M. Habib MEHREZ, LIP6
M. Ramy ISKANDER, LIP6
Mme. Marie-Minerve LOUËRAT, LIP6

Publications 2009-2015

 Mentions légales
Carte du site |