Modèles et méthodes probabilistes pour l'évaluation de la consommation des circuits intégrés VLSI

1997-2000 Publications

• 2000
  • A. Zerrouki, J. Dunoyer, F. Wajsbürt, A. Derieux : “Design of the Hadamard Coprocessor with the Alliance CAD System carried by Post-Graduating Students”, 3^rd European Workshop on Microelectronics Education (EWME), Aix En Provence, France, pp. 265-268, (Springer) (2000)
• 1999
  • J. Dunoyer : “Modèles et méthodes probabilistes pour l’évaluation de la consommation des circuits intégrés VLSI”, thesis, phd defence 07/09/1999, supervision Bazargan sabet, Pirouz (1999)
• 1997
  • J. Dunoyer, F. Pétrot, L. Jacomme : “Limitations of Logarithmic Encodings for Low Power Finite State Machines”, 4^th IEEE International Conference on Electronics Circuits and Systems (ICECS'97), Cairo, Egypt, pp. 522-528 (1997)
  • N. Abdallah, P. Bazargan Sabet, J. Dunoyer : “SWISSE: A Fast Switch-Level Timing Simulator with Slope Effects for Large Digital MOS Circuits”, 4^th IEEE International Conference on Electronics Circuits and Systems (ICECS'97), Cairo, Egypt, pp. 875-879 (1997)
  • J. Dunoyer, N. Abdallah, P. Bazargan Sabet : “Méthodes Probabilistes et Problèmes de Corrélations pour l’Evaluation de la Consommation des Circuits VLSI”, Journées Faible Tension Faible Consommation, Paris, France, pp. 131-134 (1997)
  • J. Dunoyer, F. Pétrot, L. Jacomme : “Stratégie de codage des automates pour les applications basse-consommation : expérimentations et interprétation”, Journées Faible Tension Faible Consommation, Paris, France (1997)
  • J. Dunoyer, F. Pétrot, L. Jacomme : “Intrinsic Limitations of Logarithmic Encodings for Low Power Finite State Machines”, Mixed Design of VLSI Circuits Conference, Poznan, Poland, pp. 613-618 (1997)
  • J. Dunoyer, L. Vuillemin, P. Bazargan Sabet : “Méthodes Probabilistes pour l’Evaluation de la Consommation des Circuits Intégrés VLSI”, 1^er Colloque CAO de Circuits Intégrés et Systèmes, Grenoble, France, pp. 116-119 (1997)