Supervision : Andrea PINNA

Co-supervision : laboratoire IETR professeur PILLEMENT

Intelligence artificielle pour l’interpretation d’un bitstream pour la reconfiguration des FPGA

2022-2023 Publications

• 2023
  • S. Takougang : “Exploration des architectures reconfigurables avec l’outil Verilog-To-Routing (VTR)”, 17^e Colloque du GDR SOC2, Lyon, France (2023)
• 2022
  • S. Takougang, A. Pinna, S. Pillement : “Semantic analysis of bitstreams: Application to ring oscillator detection for FPGA security”, 16^th Colloque of the GDR SOC2, Strasbourg, France (2022)