Analyse du Bruit dû aux couplages capacitifs dans les Circuits Intégrés numériques fortement Submicroniques

F. Ilfonse

LIP6 2002/004: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
156 pages - Avril/April 2002 - French document.

Get it : 1147 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Analyse du Bruit dû aux couplages capacitifs dans les Circuits Intégrés numériques fortement Submicroniques
Titre anglais : Crosstalk Noise Analysis in Deep Submicron VLSI Chips

Résumé : Cette thèse vise le domaine de la vérification de circuits intégrés dans les technologies fortement submicroniques. Les circuits utilisés sont étudiés au niveau de leur implémentation physique, en considérant les transistors et les interconnexions avec les capacités intrinsèques des signaux ainsi que les capacités de couplage. Le phénomène étudié est la diaphonie capacitive. Nous proposons, dans ce manuscrit, une méthode dévaluation du bruit sur les signaux des circuits. Cette mesure est la différence de potentiel (pic de tension) engendré par linjection de courant provenant des signaux voisins à travers les capacités de couplage. La mesure attendue par un concepteur est le bruit maximum pouvant survenir sur chaque signal et probablement les signaux voisins intervenant dans ce bruit. Le bruit étant lié à lactivité dans le circuit, deux méthodes de prise en compte des transitions des signaux sont proposées afin de se rapprocher de la réalité de fonctionnement du circuit. La première méthode est une méthode maximaliste tandis que la seconde examine les aspects temporels du circuit en effectuant une sélection des signaux selon leurs intervalles dinstabilité. Finalement, une structure de données appropriées pour la gestion des circuits contemporains volumineux est décrite. Tous les traitements sont opérés sur cette structure de données. Un prototype logiciel utilisant les principes décrits dans cette thèse, CRISE (Crosstalk RISk Evaluation), a été développé. Ce logiciel démontre lefficacité de la structure de données mise en place pour gérer des circuits de plusieurs millions de transistors, l'efficacité de la sélection effectuée sur les signaux et enfin la précision du modèle de calcul du bruit sur les signaux victime qui génère une erreur acceptable par rapport à des simulations électriques. CRISE a analysé un circuit de plus d'un million de transistors avec succès dans un délai très raisonnable.

Abstract : This thesis aims at the full chip verification in the deep submicron technologies. The circuit descriptions are transistor netlists with ground and coupling capacitances. The studied phenomenon is the capacitive crosstalk. In this manuscript, we propose a method to compute the noise occurring on the circuit signals. This noise is the voltage peak due to the current injections from the neighbouring signals thru the coupling capacitances. A designer generally expects the higher noise value occurring on each signal and also the neighbour signals generating this noise. As the noise is linked to the circuit activity, two methods are exposed. They take into account the switching signals in the circuit to be closer to the circuit behaviour. The first method is a worst case and the second one includes the timing aspects of the circuit by selecting the signals using their instability gaps. Finally, an appropriate data structure to handle today huge chips is described. All the computations are done using this data structure. A prototype tool using all the concepts of this thesis, CRISE (Crosstalk RISk Evaluation), has been created. This tool demonstrates the data structure efficiency to handle multi-million transistor circuits, the worth of the signal discriminations and the noise computation model on the victim signals which appreciable accuracy compared electrical simulation tools. CRISE has successfully analysed a chip with more than one million transistors in an acceptable time.

Mots-clés : Vérification, Bruit, Diaphonie capacitive, Submicronique, Pic de tension, Délai, Structure de données

Key-words : Verification, Noise, Capacitive crosstalk, Submicron, Voltage peak, Timing, Data structure

Publications internes LIP6 2002 / LIP6 research reports 2002

Responsable Éditorial / Editor :Francois.Dromard@lip6.fr