Un Réseau d'interconnexion pour systèmes intégrés

P. Guerrier

LIP6 2000/019: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
150 pages - Mai/May 2000 - French document.

Get it : 1004 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Un Réseau d'interconnexion pour systèmes intégrés
Titre anglais : An Interconnection Network for Systems-on-a-Chip

Résumé : Nous présentons un réseau de communication entre processeurs intégrés sur un même circuit électronique, employant des techniques dérivées des réseaux pour super-calculateurs. Nous montrons que cette architecture permet de s'affranchir des limitations du modèle à bus central partage, limitations qui deviennent critiques dans les procédés de fabrication profondément submicroniques. Nous montrons aussi que l'emploi d'un réseau de communication entraîne des contraintes nouvelles, auxquelles ne sont pas adaptés les processeurs hérités d'architectures à bus. Afin de préserver l'existant, nous présentons un procédé pour offrir des services de liaisons point-à-point dans un tel réseau. Les performances et le coût de notre architecture sont évalués sur la base d'une tentative d'implémentation.

Abstract : We present an interconnection network for heterogeneous multiprocessor integrated circuits, using techniques inspired by supercomputer networks. We show that this architecture relieves the constraints of the _shared central bus_ model, which becomes critical in deeply submicronic fabrication processes. We also show that the use of a network conflicts with bus-oriented legacy processors. In order to preserve existing assets, we present a method to offer point-to-point stream communications over our network. The cost and performance of our architecture are estimated on the basis of a tentative implementation.

Mots-clés : VLSI, circuits intégrés, réseaux multi-étages, commutation de paquets, protocoles de communication, multiprocesseurs, calcul parallèle

Key-words : VLSI, integrated circuits, systems-on-a-chip, multistage networks, packet switching, communication protocols, multiprocessors, parallel computing

Publications internes LIP6 2000 / LIP6 research reports 2000

Responsable Éditorial / Editor :Francois.Dromard@lip6.fr