Etude d'un circuit de sérialisation a 3 Gbits/s en technologie BiCMOS

P. Couteaux

LIP6 1997/024: THÈSE de DOCTORAT de l'UNIVERSITÉ PARIS 6 LIP6 / LIP6 research reports
110 pages - Octobre/October 1997 - French document.

PostScript : 5898 Ko /Kb

Contact : par mail / e-mail

Thème/Team: Architecture des Systèmes Intégrés et Micro-Électronique

Titre français : Etude d'un circuit de sérialisation a 3 Gbits/s en technologie BiCMOS
Titre anglais : Study of a serialiser at 3 Gbits/s in BiCMOS technology

Résumé : Les vitesses de fonctionnement des microprocesseurs actuels sont telles qu'elles imposent des débits de transfert de données de plus en plus éleves. Pour résoudre ce probleme de transfert de données, la liaison série trouve de plus en plus d'adeptes. Sur de longues distances, elles permettent, en effet, des débits plus éleves que les liaisons parallèles. Aujourd'hui, les liaisons les plus rapides du marche, réalisees en technologie CMOS, Asga ou bipolaire possèdent des débits de transmission autour du giga bits par seconde. Cette thèse s'inscrit dans la continuité des travaux réalises par l'équipe de Roland Marbot, au sein de l'entreprise BULL S.A, concernant les macro-cellules liaisons séries hauts débits et faible consommation. Les débits atteints par la macro-cellule HSL, de BULL, en technologie BiCMOS 0.5 micron restent limites au voisinnage du giga bits par seconde. L'objectif de cette thèse est de démontrer que l'on peut repousser ces limites au-delà des 2.5 Giga bits par seconde en portant ces concepts dans une technologie BiCMOS 0.5 micron. Ce document décrit principalement les nouveaux circuit CML introduits dans les concepts de sérialisation. Il présente également les résultats sur le circuit fabriqué permettant de respecter les critères de qualité de la norme Fibre Channel jusqu'a 2.6 Gbits/s.

Abstract : The microprocesseur speed need higher and higher data rates for data transmission. In order to solve this problem, serial links are more and more used. Effectively, they allow higher data rates for longer way than parallel links. Today, the fastest serial links on the market, designed in CMOS, Bipolar or AsGa,have data rates around 1 Giga bits per second. This thesis from the work realised by Roland Marbot team, into BULL society, on high speed and low consumption serial link macrocells. The maximum data rates of BULL HSL macrocell, in a 0.5 micron CMOS technology, is limited at 1 Giga bits per second. The goal of this thesis is to demonstrate we can already access higher data rates by translating the HSL comcepts into 0.5 Bicmos technologie. This document describes the new designs allowing to limit the contraints of the BiCMOS technology and to used its advantages. It also presents the results obtained ona BiCMOS serialiser chip in a 0.5 micron technology.

Mots-clés : Liaison série, Boucle à verrouillage de delai, BiCMOS

Key-words : Serial link, Delay Lock Loop, BiCMOS, Gigabit transmission, Bicmos Variable Delay

Publications internes LIP6 1997 / LIP6 research reports 1997

Responsable Éditorial / Editor
webmaster@lip6.fr