LIP6 2002/023
- Thèse
Conception en vue du test de systèmes intégrés sur silicium (SoC) - M. Benabdenbi
- 134 pages - 27/09/2002- document en - http://www.lip6.fr/lip6/reports/2002/lip6.2002.023.pdf - 1,724 Ko
- Contact : Mounir.Benabdenbi (at) nulllip6.fr
- Ancien Thème : ASIM
- Mots clés : SoC, testabilité, TAM, wrapper, P1500, IP
- Directeur de la publication : Francois.Dromard (at) nulllip6.fr
Avec les progrès liés à la densité d'intégration et à l'utilisation de blocs préconçus, le test des systèmes intégrés sur silicium (SoC) doit faire face à de nouveaux problèmes et se trouve être un des facteurs limitant le progrès de l'industrie des semiconducteurs. Les systèmes sur une puce ne pouvant être testés comme les systèmes sur carte, de nouvelles architectures de test doivent être développées. Dans cette thèse nous décrivons un mécanisme d'accès au test (TAM) des coeurs contenus dans un SoC. Ce mécanisme appelé CAS-BUS résout une partie des problèmes qui peuvent être rencontré lors du test des SoC. Ce TAM est paramétrable, flexible et dynamiquement reconfigurable. L'architecture CAS-BUS est contrôlée par les éléments du Boundary Scan et est compatible avec le standard IEEE P1500 tel qu'il est défini actuellement. Cette architecture a été étendue sous deux formes différentes. La première extension permet le test de SoC contenant des coeurs munis de wrapper et des coeurs boundary scan. La seconde extension a été développée pour tenir compte du cas où le nombre de broches de test au niveau du SoC est limité. La solution proposée est basée sur une méthode de compression/décompression et expansion de données de test faiblement corrélés. Cette méthode permet une réduction du temps de test par rapport à une expansion simple. L'architecture CAS-BUS et ses deux déclinaisons permettent à l'intégrateur système de faire des choix, des compromis pour optimiser le temps de test et la surface additionnelle nécessaire à son implémentation. Un ensemble de logiciels a été développé pour générer automatiquement les éléments des architectures. Quelques résultats expérimentaux sont présentés ainsi qu'une première évaluation de l'architecture appliquée à un circuit de référence.