GREINER Alain
Professor
Forschungsgruppe : ALSOC
Datum, an dem das LIP6 verlassen wurde : 31.08.2020
https://lip6.fr/Alain.Greiner
Forschungsgruppe : ALSOC
Datum, an dem das LIP6 verlassen wurde : 31.08.2020
https://lip6.fr/Alain.Greiner
64 Doktoren 1994 - 2017
- 2017
- DEVIGNE Clément : Execution sécurisée d'applications sur plate-forme many-cores .
- 2016
- KARAOUI Mohamed : Système de fichiers scalable pour architectures manycores à faible empreinte énergétique .
- LIU Hao : Protocoles scalables de cohérence des caches pour processeurs manycore à espace d'adressage partagé visant la basse consommation .
- 2015
- FUGUET TORTOLERO Cesar : Introduction de mécanismes de tolérance aux pannes franches dans les architectures de processeur many-core à mémoire partagée cohérente .
- 2014
- ZINE EL ABIDINE Khouloud : Méthode de prototypage virtuel permettant l’évaluation précoce de la consommation énergétique dans les systèmes intégrés sur puce .
- ALMALESS Ghassan : Conception d'un système d'exploitation pour une architecture many-cores à mémoire partagée cohérente de type cc-NUMA .
- 2013
- GIOJA Hermann : Techniques de modélisation transactionnelle en temps distribué avec synchronisation relâchée pour la simulation parallèle d'architectures many-core .
- VIEIRA DE MELLO Aline : Architectures de micro-réseaux intégrés sur puce dans le systhèmes multi-processeurs massivement parallèles .
- GUTHMULLER Eric : Architecture adaptative de mémoire cache exploitant les techniques d'empilement tridimensionnel dans le contexte des multiprocesseurs intégrés sur puce .
- 2012
- RODRIGUES BELFORT Diomadson : Modulateurs Sigma Delta LC Monobloc d'Ordre Élevé .
- VASILEVSKI Michel : Environnement de conception multi-niveaux unifié appliqué aux systèmes mixtes .
- PLOUVIEZ Geoffrey : Etude, spécification, vérification formelle de mécanismes de virtualisation sécurisés pour architecture many-cores .
- 2011
- MAIA PESSOA Isaac : Simulation Parallèle de Systèmes Multi-Processeurs Intégrés sur Puce Modélisés en SystemC au Niveau Transactionnel .
- GAO Yang : Contrôleur de cache générique pour une architecture manycores massivement parallèle à mémoire partagée cohérente .
- ZHANG Zhen : Détection des pannes franches et reconfiguration automatique dans un micro-réseau intégré sur puce .
- 2010
- PORQUET Joël : Architecture de sécurité pour systèmes multiprocesseurs intégrés sur puce .
- BECOULET Alexandre : Conception d'un système d'exploitation supportant nativement les .
- 2009
- VIAUD Emmanuel : Modélisation SystemC d'architectures multi-processeurs intégrées sur puce .
- 2008
- BONAN José : Conversion analogique-numerique Basse-Consommation pour Micro-Capteurs .
- ISKANDER Ramy : Synthèse de composants analogiques intégrès VLSI réutilisables .
- MIRO PANADES Ivan : Conception et implantation d'un micro-réseau sur puce avec garantie de service .
- BEILLEAU Nicolas : Convertisseurs Analogique-Numérique Sigma-Delta Passe-Bande RF .
- SHEIBANYRAD Hamed : Implémentation Asynchrone d'un Réseau-sur-Puce Distribué .
- 2007
- BOURGUET Vincent : Conception d'une bibliothèque de composants analogiques pour la synthèse orientée Layout .
- ALEXANDRE Christophe : CORIOLIS : une plate-forme ouverte pour l'évaluation de flots de conception VLSI fortement intégrés .
- TUNA Matthieu : Auto-test logiciel des systèmes intégrés sur Puce (SoC) .
- FAURE Etienne : Communications matériel/logiciel dans les ystèmes sur puce multi-processeurs orientés télécommunications .
- 2006
- BEAUDENON Vincent : Diarammes de décision de données pour la vérification de systemes matériels .
- BUCHMANN Richard : Accélaration de la simulation de systèmes sur puce par transformation de modèles au niveau tranfert entre registres en modèles précis au cycle .
- NGUYEN-TUONG Pierre : Définition et implantation d'un langage de conception de composants analogiques réutilisables .
- ANDRIAHANTENAINA Adrijean : Implémentation matérielle d'un micro-réseau SPIN à 32 ports .
- 2005
- CHARLERY Hervé : Intégration d'un micro-réseau à commutation de paquets dans un système multiprocesseur à mémoire partagée intégré sur puce .
- 2002
- GLÜCK Olivier : Optimisations de la bibliothèque de communication MPI pour machines parallèles de type grappe de PC sur une primitive d'écriture distante .
- STOICA Alexandru : Étude d'une Architecture de Commutateur ATM Haut Débit avec Respect de la Qualité de Service .
- 2001
- HOMMAIS Denis : Une méthode d'évaluation et de synthèse des communications dans les systèmes intégrés matériel-logiciel .
- FENYÖ Alexandre : Conception et réalisation d'un noyau de communication bâti sur la primitive d'écriture distante, pour machines parallèles de type "grappe de PCs" .
- 2000
- DESBARBIEUX Jean-Lou : Conception et réalisation d'un contrôleur réseau programmable pour machine parallèle de type "grappe de PC" .
- GUERRIER Pierre : Un Réseau d'interconnexion pour systèmes intégrés .
- 1999
- JACOMME Ludovic : Analyse sémantique de descriptions VHDL synchrones en vue de la synthèse .
- 1998
- GOEURY Alain : Conception d'un routeur intégré possédant un tampon central et un mécanisme d'auto-configuration .
- DIOURY Karim : Analyse temporelle hiérarchique des circuits VLSI à très haute densité d'intégration .
- FLORENT Olivier : Une méthode de test des circuits intégrés, basée sur un découpage structurel peu recouvrant .
- BOUARAOUA Abdelhafid : Mise en Oeuvre, l'Evaluation des Performances et la Vérification de la Validité de Topologies et de Schémas de Routage pour l'Aide à la Conception de Réseaux d'Interconnexion pour Architectures Parall .
- GUIGNET Jean : Abstraction Fonctionnelle des Composants VLSI .
- 1997
- REMY Pascal : Outils de vérification pour circuits VLSI AsGa MESFET par des méthodes d'abstraction fonctionnelle .
- COUTEAUX Pascal : Étude d'un circuit de sérialisation à 3 Gbits/s en technologie BiCMOS .
- REIBALDI Vincent : Conception et réalisation d'un routeur paquets à hautes performances .
- PIERRE DUPLESSIX Anne : Étude et réalisation d'une liaison série à 1 GBaud indépendante du codage des données .
- 1996
- BRUNEL Jean-Yves : Synthèse d'architecture de circuits intégrés : Etude de l'ordonnancement au niveau transfert de registres pour prendre en compte les contraintes temporelles imposées par les bibliothèques d'opérateurs .
- HERVIEU Marc : Étude architecturale d'un système de reconnaissance en ligne de caractères manuscrits .
- PRADO Eudes : Algorithmes de synthèse de circuits programmables basés sur des graphes de décision binaire .
- DICTUS Nathalie : Synthèse logique des circuits VLSI : Utilisation d'un compilateur de cellules complexes et optimisation des performances temporelles .
- DESCAMPS Gilles-Eric : Méthode de distribution hiérarchique d'outils de vérification de circuits intégrés VLSI sur un réseau de stations de travail, application à un vérificateur de règles de dessin .
- MAJED Halila : ISL : Etude et réalisation d'un réseau de communication à hautes performances pour machines multiprocesseurs à mémoire distribuée .
- POTTER Frédéric : Conception et réalisation d'un réseau d'interconnexion à faible latence et haut débit pour machines multiprocesseurs .
- 1995
- ARCHAMBAUD Denis : Conception et réalisation d'un coprocesseur SIMD associatif et systolique micro-programmable .
- LUCAS Luis : Conception et réalisation d'un microprocesseur VLIW : Méthodologie de conception et implantation VLSI .
- WAJSBÜRT Franck : Conception et réalisation d'un microprocesseur VLIW : Architecture Interne .
- SARWARY Chaker : Synthèse d'automates d'états fini pour les circuits intégres VLSI : codage d'états par évaluation du coût après synthèse et synthèse d'automates à pile .
- 1994
- LAURENTIN Marc : Abstraction et vérification fonctionnelle pour VLSI .
- POUILLEY Vincent : Une boîte à outils logiciel pour le placement et le routage automatique de schémas électriques .
- COMBES Michel : Une génération paramétrable de multiplieur de fréquence utilisant des techniques numériques .
- PÉTROT Frédéric : Outils d'aide au développement de bibliothèques VLSI portables .
- BEN-AMMAR Lotfi : Compilation de chemins de données optimisés pour circuits VLSI .