Direction de recherche : Alain GREINER

Co-encadrement : Mounir BENABDENDI

Détection des pannes franches et reconfiguration automatique dans un micro-réseau intégré sur puce

Cette thèse présente un mécanisme de tolérance aux pannes franches pour un micro- réseau intégré sur puce (Network-on-Chip), ce dernier utilisé dans une architecture de type MP2SoC (Massively-Parallel Multi-Processors System-on-Chip ). Ce mécanisme se décompose en trois étapes : 1) détection des composants du NoC, 2) désactivation des composants défectueux et 3) reconfiguration de fonction de routage. Ce mécanisme est exécuté lors de chaque redémarrage du système ou de mise sous tension de puce, pour détecter et désactiver les composants défectueux du NoC, et pour ac- tiver les composants sans défaut. Ces composants activés seront alors utilisés pour lancer une auto-reconfiguration de fonction de routage du NoC. En conclusion, grâce au mé- canisme, un NoC endommagé peut structurellement s’auto-tester, partiellement s’auto- désactiver, globalement s’auto-reconfigurer et fonctionnellement s’auto-réparer, après un redémarrage du système ou une mise sous tension de puce. En outre, ce mécanisme peut être utilisé dans les architectures multiprocesseurs, se basant sur un NoC de type 2D- Mesh. Le mécanisme mentionné a été implémenté dans un NoC de type 2D-Mesh : DSPIN. Grâce à cette implémentation, nous l’évaluons du point de vue de la couverture de fautes, du surcoût matériel, du temps d’exécution, etc. Il convient de noter que, le mécanisme peut aussi être utilisé pour améliorer le rende- ment de fabrication, en évitant de jeter celle-ci à cause d’un composant défectueux.

Publications 2008-2014