责任导师 : Alain GREINER

Conception et implantation d'un micro-réseau sur puce avec garantie de service

Ce travail de thèse porte sur la conception et implantation physique d'un micro-réseau sur puce avec garantie de service. Ces études reposent sur le micro-réseau sur puce DSPIN développé au Lip6. Dans un premier temps, nous étudions l'incorporation des communications avec garantie de service dans ce micro-réseau. Ce type de communications est très utilisé dans les systèmes ayant de fortes contraintes temporelles comme, par exemple, les traitements de flux vidéo ou audio. La solution proposée est capable d'offrir des garanties de latence et de bande passante à faible coût matériel. Dans un deuxième temps, nous analysons une FIFO qui permet d'interconnecter des systèmes synchrones qui n'ont pas le même domaine d'horloge. Ce type de FIFO est optimisé pour des profondeurs faibles ainsi que pour faciliter son implantation dans des architectures compatibles avec l'approche Globalement Asynchrone, Localement Synchrone. Sa conception repose sur des cellules standard sans utiliser des cellules spécifiques ni asynchrones. Enfin, nous présentons une implantation matérielle du micro-réseau DSPIN dans la plate-forme FAUST développée par le CEA-Leti. Toute la chaîne de conception, depuis la synthèse de l'architecture jusqu'au dessin des masques, est décrite en détail pour illustrer la façon dont la technologie DSPIN s'intègre dans un flot de conception industriel. Ainsi, le circuit final est testé avec des données réelles.

2006-2008 刊物

• 2008
  • I. Miro Panades : “Conception et implantation d’un micro-réseau sur puce avec garantie de service”, 博士论文, 答辩 2008-5-20, 责任导师 Greiner, Alain (2008)
  • I. Miro Panades, F. Clermidy, P. VIVET, A. Greiner : “Physical Implementation of the DSPIN Network-on-Chip in the FAUST Architecture”, NoC ACM/IEEE International Symposium on Networks-on-Chip, Newcastle, United Kingdom, pp. 139-148, (IEEE) (2008)
• 2007
  • Th. Finateu, I. Miro Panades, F. Boissières, J.‑B. Bègueret, Y. Deval, D. Belot, F. Badets : “A 500-Mhz Sigma-Delta Phase Interpolation Direct Digital Synthesizer”, A-SSCC IEEE Asian Solid-State Circuits Conference, Jeju, Korea, Republic of, pp. 452-455, (IEEE) (2007)
  • A. Sheibanyrad, I. Miro Panades, A. Greiner : “Systematic Comparison between the Asynchronous and the Multi-Synchronous Implementations of a Network on Chip Architecture”, DATE Design Automation and Test in Europe Conference 2007, Nice, France, pp. 1090-1095, (IEEE) (2007)
• 2006
  • I. Miro Panades, A. Greiner, A. Sheibanyrad : “A Low Cost Network-on-Chip with Guaranteed Service Well Suited to the GALS Approach”, NanoNet International Conference on Nano-Networks, Lausanne, Switzerland, pp. 1-5, (IEEE) (2006)
  • I. Miro Panades, A. Greiner, A. Sheibanyrad : “Micro-réseau sur puce compatible avec l’approche GALS”, Journées Nationales du Réseau Doctoral de Micro-électronique, Rennes, France, pp. 1-5 (2006)