ANDRIAHANTENAINA Adrijean

Dottore di ricerca
Gruppo di ricerca : ALSOC
Data di partenza : 01/01/2007
https://lip6.fr/Adrijean.Andriahantenaina

Relatore : Alain GREINER

Implémentation matérielle d'un micro-réseau SPIN à 32 ports

Les interconnexions à bus central représentent le principal goulot d'étranglement au niveau architectural dans la gestion des communications entre les processeurs, les mémoires et les périphériques. Le micro-réseau SPIN est une réponse à ce défi car sa bande passante croît linéairement avec le nombre d’abonnés. Il est constitué de routeurs RSPIN et permet le routage de trafic unidirectionnel ou de type requête/réponse. A vide, le temps de traversée moyen d’un routeur RSPIN est de 2.5 cycles et sa surface est de 0.29 mm2. La conception d’une puce d’évaluation, composée d’un micro-réseau SPIN à 32 ports et de toute la logique nécessaire à sa caractérisation, en collaboration avec STMicroelectronics a permis de déterminer les performances d’un micro-réseau SPIN à 32 ports. Il est composé de 1411136 transistors, tient sur une surface de 4.64 mm2 pour un procédé de fabrication 0.13 nano, et possède une bande passante cumulée pratique d’environ 109 Gbit/s.

Difesa : 01/31/2006

Membri della commissione :

Ian O'Connor, Ecole Centrale de Lyon [Rapporteur]
Frédéric Pétrot,Tima-Grenoble [Rapporteur]
Alain Greiner, UPMC/LIP6
Jean-Pierre Schoellkopf, ST-Microelectronics
François Charot, INRIA
Nathalie Drach-Temam, UPMC/LIP6

Data di partenza : 01/01/2007

Pubblicazioni 2002-2006

Mentions légales
Mappa del sito