Forschungsleitung (Direction de recherche) : Alain GREINER

Implémentation matérielle d'un micro-réseau SPIN à 32 ports

Les interconnexions à bus central représentent le principal goulot d'étranglement au niveau architectural dans la gestion des communications entre les processeurs, les mémoires et les périphériques. Le micro-réseau SPIN est une réponse à ce défi car sa bande passante croît linéairement avec le nombre d’abonnés. Il est constitué de routeurs RSPIN et permet le routage de trafic unidirectionnel ou de type requête/réponse. A vide, le temps de traversée moyen d’un routeur RSPIN est de 2.5 cycles et sa surface est de 0.29 mm2. La conception d’une puce d’évaluation, composée d’un micro-réseau SPIN à 32 ports et de toute la logique nécessaire à sa caractérisation, en collaboration avec STMicroelectronics a permis de déterminer les performances d’un micro-réseau SPIN à 32 ports. Il est composé de 1411136 transistors, tient sur une surface de 4.64 mm2 pour un procédé de fabrication 0.13 nano, et possède une bande passante cumulée pratique d’environ 109 Gbit/s.

Publikationen 2002-2006

• 2006
  • A. Andriahantenaina : “Implémentation matérielle d’un micro-réseau SPIN à 32 ports”, these, verteidigung einer doktorarbeit 31.01.2006, forschungsleitung (direction de recherche) Greiner, Alain (2006)
• 2004
  • H. Charlery, A. Greiner, E. Encrenaz, L. Mortiez, A. Andriahantenaina : “Using VCI in a on-chip system around SPIN network”, MIXDES Mixed Design of Integrated Circuits and Systems, Szczecin, Poland, pp. 571-576 (2004)
• 2003
  • H. Charlery, E. Encrenaz, A. Greiner, A. Andriahantenaina, L. Mortiez : “SPIN, un micro-réseau d’interconnexion à commutation de paquets respectant la norme VCI. Concepts généraux et validation.”, Symposium en Architecture et Adequation Algorithme Architecture (SympAAA 2003), La Colle sur Loup, France, pp. 337-344 (2003)
  • A. Andriahantenaina, A. Greiner : “Micro-network for SoC: Implementation of a 32-port SPIN network”, Design Automation and Test in Europe Conference (DATE'2003), Munich, Germany, pp. 1128-1129, (IEEE) (2003)
  • A. Andriahantenaina, H. Charlery, A. Greiner, L. Mortiez, C. Zeferino : “SPIN: a Scalable, Packet Switched, On-Chip Micro-network”, Design Automation and Test in Europe Conference (DATE'2003) Embedded Software Forum, Munich, Germany, pp. 70-73, (IEEE) (2003)
• 2002
  • A. Andriahantenaina, A. Greiner : “Micro-réseau pour systèmes intégrés : Réalisation d’un réseau SPIN à 32 ports”, Troisième Colloque du GDR CAO de circuits et systèmes intégrés, Paris, France, pp. 71-74 (2002)