VUONG Huu
责任导师 : Pirouz BAZARGAN SABET
Une nouvelle méthode de simulation par évaluation directe desexpressions logiques représentées par des graphes :application à des circuits modélisés par un sous-ensembledu langage VHDL.
答辩 : 1997-12-9
离开日期 : 1998-1-11997 刊物
-
1997
- H. Vuong : “Une nouvelle méthode de simulation par évaluation directe desexpressions logiques représentées par des graphes :application à des circuits modélisés par un sous-ensembledu langage VHDL.”, 博士论文, 答辩 1997-12-9, 责任导师 Bazargan sabet, Pirouz (1997)