VUONG Huu
Relatore : Pirouz BAZARGAN SABET
Une nouvelle méthode de simulation par évaluation directe desexpressions logiques représentées par des graphes :application à des circuits modélisés par un sous-ensembledu langage VHDL.
Difesa : 12/09/1997
Data di partenza : 01/01/1998Pubblicazioni 1997
-
1997
- H. Vuong : “Une nouvelle méthode de simulation par évaluation directe desexpressions logiques représentées par des graphes :application à des circuits modélisés par un sous-ensembledu langage VHDL.”, these, difesa 12/09/1997, relatore Bazargan sabet, Pirouz (1997)