DUCOUSSO Rieul

Docteur
Équipe : ALSOC
Date de départ : 15/03/2023
https://lip6.fr/Rieul.Ducousso

Direction de recherche : Emmanuelle ENCRENAZ

Co-encadrement : MEUNIER Quentin, GARCIA PÉREZ Daniel

Sécurisation des accès aux périphériques et depuis les périphériques dans une architecture multicoques RISC-V utilisée pour la virtualisation

La sécurité informatique est aujourd'hui un enjeu majeur dans des domaines variés tels que la santé, les transports, l'industrie ou encore la défense. Ces systèmes intègrent de plus en plus de composants développés par des sous-traitants ne pouvant être considérés comme de confiance pour la garantie de la sécurité du système et de ses données. Les attaques par canaux cachés visent à détourner des services d'un système sur puce pour créer un canal de communication entre deux entités. Ces attaques contournent les mécanismes classiques d'isolation mis en place dans les systèmes et permettent l'échange de données entre deux processus ou machines virtuelles autrement isolés. Différentes attaques et contremesures existent aujourd'hui principalement dans le processeur.
Nous proposons une nouvelle attaque par canal caché exploitant les variations temporelles dues au parcours de la hiérarchie mémoire pour mettre en place un canal de communication. Elle brise l'isolation entre les périphériques d'un système virtualisé ouvrant un canal de communication entre deux périphériques malicieux. Cette attaque repose sur l'adaptation, aux spécificités des périphériques, des principes exploités par les canaux cachés sur les processeurs. Nous montrons qu'il est possible d'échanger des données entre deux périphériques isolés par une IOMMU.
Dans un second temps nous modifions la microarchitecture de l'IOMMU de façon à réduire l'impact de ce type d'attaques. La stratégie de défense mise en place est de décorréler les opérations effectuées par les périphériques et l'état interne de ses composants. Nous montrons, en simulation et sur un système intégrant un processeur exécutant Linux implémenté sur une carte FPGA, les effets de cette contremesure sur l’isolation ainsi que sur les performances des périphériques. Cette contremesure permet de réduire le débit du canal caché sans toutefois l'interdire totalement. L'impact sur les performances des accès mémoires des périphériques est quant à lui limité.

Soutenance : 15/03/2023

Membres du jury :

Guy Gogniat (Lab-STICC, Université Bretagne Sud) [Rapporteur]
Sébastien Pillement (IETR, Nantes Université) [Rapporteur]
Alix Munier (LIP6, Sorbonne Université) - Examinatrice
Jean-Luc Danger (Télécom Paris) - Examinateur
Daniel Gracia Pérez (Thales) - Co-encadrant
Quentin Meunier (LIP6, Sorbonne Université)
Emmanuelle Encrenaz (LIP6, Sorbonne Université)

Date de départ : 15/03/2023

Publications 2023

Mentions légales
Carte du site