BEDIER Mohammed

Estudiante de doctorado
Equipo : CIAN
fecha de llegada : 01/03/2014
Localización : Jussieu
    UPMC - LIP6
    Boîte courrier 169
    Couloir 24-25, Étage 5, Bureau 505
    4 place Jussieu
    75252 PARIS CEDEX 05
    FRANCE
Tel: +33 1 44 27 62 19, Mohammed.Bedier (at) nulllip6.fr
Dirección de investigación : Dimitri GALAYKO

Interface intégrée intelligent pour un microsystème de récupération d'énergie vibratoire en technologie CMOS

L'évolution des technologies de circuits intégrés a fait émerger de nouveaux défis liés à la conception de systèmes sur puce, et à aux attentes de la société vis-à-vis des dispositifs électroniques portables et intelligents. Parmi les points critiques, on note : - La complexité des systèmes intégrés : une facilité d'association d'un très grand nombre d'éléments complexes et hétérogènes contraste avec un manque d'outils théoriques permettant de comprendre et de prédire le comportement de l'ensemble - L'énergie se trouve au cœur des préoccupations des concepteurs des systèmes sur puce. Non seulement on cherche à limiter la consommation énergétique des dispositifs, mais on souhaite aussi que le système sur puce soit « conscient » de l'énergie disponible pour son fonctionnement et/ou qu'il se charge de l'extraire d'une manière optimale de son environnement (qui, dans le sens large, est constitué d'une batterie électrique et/ou du milieu physique avec présence des énergies non-électriques). - Le systèmes sur puces contiennent essentiellement des circuits numériques ; or en technologies nanométriques, le fonctionnement numérique nécessite un nombre croissant des blocs analogiques et mixtes qui effectuent un conditionnement des circuits numériques : gestion de consommation/d'alimentation, génération d'horloge, gestion des communications, etc. Mes recherches répondent à ces trois points à travers des deux projets que j'ai développés au sein du LIP6 depuis 2006. « Réseaux de PLLs : technique alternative de génération d'horloge pour les circuits globalement synchrones » Dans ce projet, l'utilisation d'un réseau de PLLs est étudiée pour la génération d'une horloge dans les grands circuits intégrés numériques de type circuits massivement multiprocesseurs. L'idée est d'utiliser un réseau d'oscillateurs couplés chacun étant placé au centre d'une zone d'horloge. Les oscillateurs locaux sont synchronisés en phase et en fréquence, en permettant ainsi une communication synchrone sur une puce numérique de grande taille. Le réseau utilise les PLLs tout-numériques, ce qui constitue le principal point innovant du projet par rapport aux travaux antérieurs. Les défis pour la recherche sont posés par la complexité du système (non-linéarité et un grand nombre de degrés de liberté), par sa réalisation sur silicium et par sa modélisation. « Génération d'électricité à microéchelle à partir des vibrations ambiantes ». Avec l'augmentation de la complexité de systèmes électroniques, et avec les exigences accrues vis-à-vis de leur autonomie énergétique, la gestion d'énergie et alimentation occupe un rôle central dans l'ingénierie des systèmes sur puce. La récupération d'énergie ambiante est une des pistes permettant d'accroître l'autonomie de microsystèmes embarqués. Dans ce contexte, le LIP6 anime, conjointement avec le laboratoire ESYCOM (ESIEE) et depuis 1 an avec le groupe CAS de University College of Dublin, une étude sur les systèmes de récupération d'énergie vibratoire à l'aide de transducteurs capacitifs. Le LIP6 contribue à ce thème par une étude et une modélisation du système de récupération d'énergie vibratoire, et par une conception d'une interface électronique intelligente et adaptative entre le capteur d'énergie basé sur un composant MEMS capacitif et le circuit consommateur de l'énergie récupérée.

Publicaciones 2016-2017

 Mentions légales
Mapa del sitio |